스펙 · 삼성전자 / 회로설계
Q. 회로설계 석사 고민
현재 서울 중위권 (국숭곽) 대학에서 학석사 연계과정을 밟고 있는 3학년 학생입니다. 학부 성적은 올려도 최대 3.8 정도 일 것 같습니다. 회로설계 연구실에서 현재 1년정도 학부연구생을 하고 있고 석사에 진학하면 mpw, 논문 연구를 진행할 것 같습니다. 지금까지 한 것으로는 교내 대회 장려상(총장상) - 이륜차 안전 센서 개발(파이썬,딥러닝 활용) ICEIC 논문 1개 아날로그 회로설계 (virtuoso) 툴 사용 adder 설계 등 입니다. 석사에서 진행하는 과정만 수행하면 취업이 될 것이라고 생각했는데 요즘 선배들의 취업 현황이 좋지 않고 너무 높은 목표(삼성, sk 나 방산대기업)에 가기에는 학벌이나 학부성적이 좋지 않아 걱정이 됩니다,, 영어나 반도체 교육 외에 추가적으로 어떤 스펙을 쌓으면 좋을지 의견주시면감사하겠습니다.
2025.12.06
답변 6
회로설계 멘토 삼코치삼성전자코부사장 ∙ 채택률 81% ∙일치회사
채택된 답변안녕하세요, 회로설계 멘토 삼코치 입니다:) 질문자분의 고민은 현재 실질적인 연구경험도 쌓고 있고, 학석사 연계로 석사까지 이어갈 계획이지만, 학벌이나 성적이 다소 아쉽기 때문에 삼성전자나 방산대기업 같은 상위 기업 취업에 불안함을 느끼고 계신 상황으로 이해됩니다. 결론부터 말씀드리면, 현재의 기반 위에 추가적인 실무 중심 포트폴리오와 기업 맞춤형 경험을 전략적으로 쌓는다면, 좋은 기회를 만들 수 있습니다. 우선 질문자분의 경험은 상당히 괜찮은 편입니다. ICEIC 같은 국제 컨퍼런스에 논문이 있는 것도 강점이고, adder 설계 경험이나 Virtuoso 사용 경험이 있다는 점은 아날로그 회로설계 쪽으로의 전문성 가능성을 보여줍니다. 다만 문제는 그것만으로 '상대적으로 더 좋은 학교 출신자들과 경쟁했을 때' 차별화가 어렵다는 점입니다. 따라서 아래와 같은 방향으로 스펙을 추가적으로 보완해보시면 좋겠습니다. 첫 번째는 실제 칩 제작 경험을 포트폴리오화하는 것입니다. 석사 때 MPW를 활용한 테이프아웃 경험이 예정되어 있다면, 이 경험을 단순히 수행하는 데 그치지 말고, 블로그나 Github에 기술문서, DRC/LVS 검증과정, 성능 측정 결과까지 체계적으로 정리해보시기 바랍니다. 예를 들어, 1-bit 혹은 4-bit adder를 설계했다고 한다면 그 내부 블록 구조, 트랜지스터 레벨 schematic, 레이아웃 결과, 측정된 delay/power 등의 수치를 함께 문서화하면 좋은 포트폴리오가 됩니다. 이는 단순히 ‘MPW 했습니다’와는 완전히 다른 수준으로 보여질 수 있습니다. 두 번째는 디지털 회로 쪽 경험을 병행해보는 것입니다. 아날로그 회로만 하다 보면 기업에서 요구하는 mixed-signal이나 SoC level 통합 설계에 대한 역량을 어필하기 어려울 수 있습니다. 간단한 Verilog RTL 설계 후 FPGA 구현을 해보거나, 오픈소스 RISC-V 코어를 가져와 수정하고 시뮬레이션하는 과정을 진행해보면 좋습니다. 예를 들어, PicoRV32 같은 간단한 코어를 가져와 일부 instruction을 바꾸거나, UART 주변회로를 붙여서 테스트해보는 식입니다. 이와 같이 아날로그와 디지털을 모두 할 수 있는 인재는 대기업에서 특히 선호합니다. 세 번째는 EDA 툴 사용 숙련도 및 Flow 이해도 강화입니다. 삼성전자 등은 면접에서 “어떤 flow로 회로설계를 진행했나요?” 같은 질문을 합니다. 이때 단순히 Virtuoso로 schematic -> layout 정도의 흐름을 이야기하면 부족하고, schematic 설계 시 고려한 spec 기준, layout 후 parasitic 영향 확인, LVS/DRC 통과 과정, 이후 simulation에서 corner/Monte Carlo 분석까지 진행한 경험이 있다면 큰 차별화 포인트가 됩니다. 만약 현재 연구실에서 이런 과정이 제한된다면, Cadence나 Synopsys의 오픈 튜토리얼을 활용해 시도해보시는 것도 방법입니다. 네 번째는 영어는 TOEIC보다는 기술 문서 작성 및 발표 능력 중심으로 강화하시는 게 좋습니다. 특히 석사 논문을 영어로 작성하게 될 경우, 영어 논문을 매끄럽게 작성하고 발표할 수 있다는 것은 글로벌 기업에서도 인정받는 역량입니다. 영어 발표 연습을 학회 준비와 병행해서 해보시고, 이를 녹화해서 포트폴리오에 넣는 것도 효과적입니다. 마지막으로는 대기업 외에 Tier 2~3급 설계 하청 업체에서 경력 시작 후 이직하는 루트도 충분히 고려하셔야 합니다. 처음부터 삼성/하이닉스/방산으로 바로 가는 것은 학벌과 성적이 중요한 상황에서 벽이 있을 수 있으므로, 예를 들어 Brite, Alpha Holdings, Gaonchips 등 시스템 반도체 설계 업체에서 경력 2~3년을 쌓은 후에 대기업으로 이직하는 전략도 현실적인 대안입니다. 이런 기업들은 포트폴리오와 인터뷰 역량 중심으로 뽑는 경우가 많기 때문에, 현재 질문자분의 실력을 잘 보여줄 수 있다면 충분히 도전해볼 수 있습니다. 더 자세한 회로설계 컨텐츠를 원하신다면 아래 링크 확인해주세요 :) https://linktr.ee/circuit_mentor
Top_TierHD현대건설기계코사장 ∙ 채택률 95%석사는 무조건적으로 하신 연구활동이 지원하는 직무와 핏한지가 가장 중요합니다. 따라서 전공을 차치하더라도 연구가 희망하는 직무와 맞지 않다면 안되기 때문에 랩실을 잘 고르시길 바랍니다
- ddev.jelly삼성전자코상무 ∙ 채택률 49% ∙일치회사
안녕하세요! 석사는 본인의 연구로 승부를 보기 때문에 연구 관련하여 면접 준비 / 인적성 준비하시는게 제일 베스트일 것 같습니다!
- 황황금파이프삼성전자코부사장 ∙ 채택률 77% ∙일치회사
안녕하세요. 석사 후 취업이 목표라면 본인의 연구주제에서 성과를 최대한 깊고, 많이 내는 것을 목표로 했으면 합니다. 영어는 틈틈이 공부해서 취득하시면 되고, 반도체 교육도 연구주제로 공부하다 보면 자연스럽게 습득이 가능하다고 보여집니다.
- MMemory Department삼성전자코전무 ∙ 채택률 82% ∙일치회사
지원자님 안녕하세요~ 회로설계를 목표로 준비하고 계시고, 이미 학부연구생부터 꾸준히 경험을 쌓고 계신 점이 정말 큰 강점이에요! 요즘 취업 시장이 어려워 보이니 걱정되는 건 너무 당연한데, 지금 방향만 잘 잡고 보완하면 충분히 삼성·SK·방산 대기업까지 무난히 도전 가능한 프로필이 될 수 있어요~ 우선 가장 먼저 말씀드리고 싶은 건, 학벌·학점 때문에 걱정하는 분들 대부분이 회로설계는 ‘경험의 깊이’로 커버할 수 있어요. 삼성/하닉 회로설계는 특히나 실력 중심이고, MPW 경험·칩 설계 경험·논문이 훨씬 더 강하게 작용합니다. 즉, 지원자님께는 아직 충분히 ‘역전 가능한 룸’이 있어요! 그래서 앞으로 1~2년 동안 추가로 쌓으면 확실히 경쟁력이 높아지는 요소들을 편하게 말씀드릴게요~ 첫째, MPW + Tape-out 경험 이건 회로설계에서 가장 압도적인 스펙이에요. 삼성/하닉 면접에서 가장 좋아하는 얘기이기도 하고, 학벌·학점을 거의 무시하게 만드는 실전 경험입니다. 둘째, 연구실에서 '내가 주도한' 하나의 프로젝트 만들기 면접에서도 가장 임팩트 있는 부분이 “이 프로젝트에서 내가 한 역할이 뭔지” “문제를 어떻게 해결했는지” “어떤 기술적 trade-off가 있었는지” 이걸 말할 수 있는 경험이에요. 셋째, 기초 전자·회로 이론 완벽하게 잡기 회로설계 면접 떨어지는 이유 1등이 ‘기초 이론 부족’이에요. 넷째, EDA 툴 숙련도 높이기 Virtuoso 외에도 · Spectre · HSPICE · Calibre LVS/DRC · Verilog-A 이런 툴 다뤄본 경험이 있으면 면접에서 점수가 확 올라가요! 특히 미세공정 DRC 이해도는 회사 들어가서도 바로 써먹습니다~ 다섯째, 학벌·학점 대신 보여줄 수 있는 '결과물 중심 포트폴리오' 만들기 회로설계는 “이 사람이 칩을 설계해본 경험이 있나?” “문제 해결 능력은 있는가?” “EDA flow 이해도가 있는가?” 이게 핵심이라서, 학점이나 학벌이 단점이라면 포트폴리오가 그걸 바로 덮어줍니다! MPW 결과, simulation 결과, layout 화면, 실수→수정 과정 등을 정리해서 PDF로 만들면 강력한 무기가 돼요~ 정리하자면, 학벌·학점 걱정보다 칩을 얼마나 직접 다뤄봤냐 / 설계 플로우를 얼마나 알고 있냐 / 본인이 직접 한 연구의 깊이가 있느냐 이게 훨씬 중요해요! 지원자님은 이미 좋은 연구실에서 기반을 잘 깔고 계시니까, 앞으로 방향성만 제대로 잡으면 목표하시는 곳 충분히 가능합니다~ 불안한 시기겠지만 지금 한다면 할수록 차이가 확실히 생기는 분야라서, 자신감 가지고 꾸준히 밀고 가시면 돼요~s\ 도움이 되셨다면 채택 부탁드려요~ 응원합니다~!
- 탁탁기사삼성전자코사장 ∙ 채택률 78% ∙일치회사
석사하시고계시면 학사대비 논문투고도있고 회설역량 및 경험도 훨 우수하셔서 국숭곽정도면 지원해볼만합니다. 회설이 요즘 티오가 줄어서 그렇지만 많이뽑을때는 충남대 금오공대 이런분들도 많았어요 ㅎ 삼하뿐 아니라 pcb설계하는 모비스 현차등등 도 있으니 여러회로직군 지원하시는 것을 추천해요~ 석사도하시니까툐~
함께 읽은 질문
Q. 디지털 회로 설계, PCB 설계
지금까지 디지털 회로 설계를 공부 해 오고 있었습니다. 주로 SoC 설계 관련 수업을 들어 왔고요. 진로도 SoC 설계자나 디지털 회로 설계 분야로 가고 싶습니다. 그런데 PCB 회로 설계를 경험할 수 있는 프로젝트에 참여하는 것이 제 분야와 진로에 도움이 되는지 궁금합니다.
Q. 삼성전자 2번 문항 질문입니다!
회로설계 직무 희망하는 학부생입니다! 제가 TSMC MPW 프로젝트도 하고 디회설 학부연구생 및 FULL custom IC 설계까지 프로젝트를 했느데요. 뭔가 자소서를 써보니 면접관님들의 입장에서 생각했을때 뻔한 얘기들일 수 있겠다는 생각이 들어 2번 성장경험에 있어서 제가 쇼펜하우어의 행복론과 연결지어 제 인생 가치관이 확립되고 학부연구생에서 그 가치관이 어떻게 적용되었고 직무에서 어떤 영향이 있을지에 대해서 2번문항에 대한 답변을 작성했습니다. 그리고 피드백 받은 부분 중에 이공계열에 회로설계 직무인데 좀 문학적, 철학적인거 같아서 안좋을 수 있다 해주신 부분이 있어서 혹시 이 부분에 대해서 어떻게 생각하시는지 다른 현직자분들의 고견을 듣고 싶습니다!
Q. 회사 레퍼런스 체크관련 질문드립니다.
제가 학부연구생을 하면서 연구실과 관련된 회사의 연구원으로 계약서를 쓴 뒤, 파견을 간 경험이 있어, 그 부분을 경력으로 회사 지원을 하려고 합니다. 다만 현재 대학원을 다니고 있는 상태에서 지원을 하는 것이라, 레퍼런스 체크를 할 경우에 교수님께 전달이 될 가능성이 매우 높은데, 보통 레퍼런스 체크를 지원 후 바로 하나요? 아니면 최종 면접을 남겨둔 뒤에 하나요?
궁금증이 남았나요?
빠르게 질문하세요.